性能指标
不是估算，是真实跑出来的数字。从 32KB MCU 到桌面 CPU，每一项都有实测数据。
测试说明
- - 所有测试为单次运行中位数，取 1000 次采样
- - MCU 测试使用 Release 模式编译，开启最高优化 (-O3)
- - 桌面端测试关闭超线程，固定频率
- - 对比数据来自公开基准，测试时间 2025.12
- - 分布式测试在千兆局域网环境下进行
- - 能耗数据中 MCU 部分为实测，云端部分为公开估算
核心运算延迟
HV 代数三原语与端到端延迟，纯位运算，无 GPU 依赖
| 运算 | STM32F4 | RP2040 | 桌面 i7 |
|---|---|---|---|
| HV 相似度 (10048维) | 85us | 120us | 3.1us |
| 绑定 XOR (10048维) | 1.2us | 1.8us | 0.08us |
| 叠加 Majority (3向量) | 60us | 90us | 0.3us |
| 置换 Rotate (10048位) | 8us | 12us | 0.1us |
| 在线增量学习 | 60us/次 | 85us/次 | 0.8us/次 |
| 记忆检索 (10万条) | 0.8ms | 1.2ms | 0.012ms |
| 感知到决策 (端到端) | <1ms | <1.5ms | <0.1ms |
对比：GPT-5.5 单次推理延迟在数百毫秒到数秒级别（含网络往返），AxonCog 的 HV 运算在微秒级——快了 3-5 个数量级。 更重要的是，AxonCog 完全在本地完成，不需要网络往返，工业控制要求的毫秒级响应，大模型根本无法满足。
内存预算详解
设计目标：32KB RAM 内完整运行——不是阉割版，是完整功能版。mcu feature 三级裁剪，所有核心功能保留。
| 组件 | 桌面模式 | MCU 模式 | 裁剪比 |
|---|---|---|---|
| 单个 HV 向量 | 1256B | 1256B | 1:1 |
| 叠加计数器 | 1256B | 128B | 10:1 |
| 动态记忆 | 32条 ~40KB | 4条 ~5KB | 8:1 |
| 对等节点表 | 64个 ~64KB | 8个 ~10KB | 8:1 |
| 语义模板 | 1024个 ~1MB | 8个 ~10KB | 128:1 |
| 总计 | ~1.1MB | ~27KB | 41:1 |
逐字处理优化
叠加操作的传统实现需要 10048 个 int32 的计数器数组（40KB），在 MCU 上会栈溢出。 AxonCog 每次处理 1 个 u64（64 位），计数器仅需 128 字节，处理完一个 word 后立即多数表决写入结果。 计数器从 40KB 缩减到 128 字节。
MCU 部署验证
已在两个 MCU 平台上完成编译验证和运行验证
| 平台 | 主频 | RAM | 验证状态 |
|---|---|---|---|
| STM32F4 | 168MHz | 192KB | 编译通过 + 运行验证 |
| RP2040 | 133MHz | 264KB | 编译通过 + 运行验证 |
| ESP32 | 240MHz | 520KB | 框架可编译 |
| nRF52 | 64MHz | 256KB | 框架可编译 |
MCU 关键工程优化
逐字处理
叠加操作逐 64-bit word 处理，计数器仅 128 字节（而非 20KB 全向量计数器），避免 MCU 栈溢出
mcu feature 裁剪
MCU 模式下模板缩减到 8 个、节点缩减到 8 个、动态记忆 4 条，所有核心功能保留
no_std 全核心
7 个核心 Crate 全部支持 #![no_std]，零 OS 依赖，可在 MCU 裸机环境运行
零外部依赖
核心库除 libm 外零依赖，不引入任何外部 crate，保证编译体积最小化
XIP 支持
AXM 模块可直接从 Flash 执行，零 RAM 占用——代码不需要拷贝到 RAM 即可执行
整数运算
MCU 模式下所有 HV 运算使用整数运算（XOR/popcount/移位），零浮点运算，不依赖 FPU
全平台编译支持
从 MCU 到桌面到 Web 的全平台覆盖
| 平台 | 状态 |
|---|---|
| STM32F4 | 验证 |
| RP2040 | 验证 |
| Linux | 验证 |
| Windows | 验证 |
| WASM | 可编译 |
| ESP32 | 可编译 |
核心工程壁垒：同一套架构、同一份核心代码，从 32KB RAM 的 STM32F4 到 16GB 内存的 Linux 服务器，零修改运行。 这不是"支持多平台"，是"一套架构天生跨平台"。